台积电5纳米工艺有望在2020年上半年实现

Photo:TaiwanSemiconductorManufacturingCo.TheperformanceenhancementachievedbyTSMC"snew5-nanometerprocessispartlyduetotheinclusionofa"high-mobilitychannel."Howisitcreated?TSMCwouldn"treveal.

“Thosewhoknow,know.”这是台积电高级技术总监GeoffreyYeap所说的那些神秘成分，这些成分有助于提高使用台积电下一代制造工艺制造的设备的性能。近日，在旧金山举行的IEEE国际电子设备会议上，Yeap告诉工程师们，台积电的5纳米工艺N5有望在2020年上半年实现大批量生产。

与该公司用于制造iPhoneX处理器和其他高端系统的7纳米工艺相比，N5的设备速度提高了15%，能效提高了30%。Yeap说，它产生的逻辑比前一个过程小1.84倍，产生的SRAM单元只有0.021平方微米，是有史以来最紧凑的。

这个过程目前被称为风险生产（riskproduction）。Yeap报告说，最初的平均SRAM产量约为80%，N5的产量提高速度比最近引进的任何其他工艺都快。

其中一些产量的提高可能是由于使用了极紫外光刻技术（EUV）。N5是台积电围绕EUV设计的首款流程。上一代是先使用已建立的193纳米浸没光刻技术开发出来的，然后当引入EUV时，一些最难产生的芯片特性都是用新技术制作的。因为它使用13.5纳米的光而不是193纳米，所以与使用193纳米光的三个或更多步骤相比，EUV可以一步定义芯片特征。Yeap说，N5有10层以上的EUV层，是“很长一段时间内”使用的第一个新工艺，它使用的光刻掩模比以前的少。

部分性能提升来自于首次在台积电的流程中加入“高移动性通道（high-mobilitychannel）”。电荷载流子迁移率是电流通过晶体管的速度，因此限制了器件的开关速度。当被问及（几次）高机动性频道的构成时，Yeap拒绝透露细节。“Thosewhoknow,know，他说，引起了观众的笑声。台积电等公司过去曾探索过锗基通道。

Yeap表示甚至不会被哪种类型的晶体管，NMOS或PMOS，或者两者都有增强的通道所束缚。然而，后者可能并不十分神秘。空穴在硅器件中的传播速度通常比电子慢，因此PMOS器件将受益于增强的迁移率。

本篇报道于2019年12月16日更正。N5提供了15%的性能改进或30%的功率效率，而不是同时提供这两个。